



UNIÓN INTERNACIONAL DE TELECOMUNICACIONES

UIT-T

SECTOR DE NORMALIZACIÓN
DE LAS TELECOMUNICACIONES
DE LA UIT

V.41

**COMUNICACIÓN DE DATOS
POR LA RED TELEFÓNICA**

**SISTEMAS DE PROTECCIÓN CONTRA
ERRORES INDEPENDIENTES DEL
CÓDIGO EMPLEADO**

Recomendación UIT-T V.41

(Extracto del *Libro Azul*)

NOTAS

1 La Recomendación UIT-T V.41 se publicó en el fascículo VIII.1 del Libro Azul. Este fichero es un extracto del Libro Azul. Aunque la presentación y disposición del texto son ligeramente diferentes de la versión del Libro Azul, el contenido del fichero es idéntico a la citada versión y los derechos de autor siguen siendo los mismos (Véase a continuación).

2 Por razones de concisión, el término «Administración» se utiliza en la presente Recomendación para designar a una administración de telecomunicaciones y a una empresa de explotación reconocida.

© UIT 1988, 1993

Reservados todos los derechos. No podrá reproducirse o utilizarse la presente Recomendación ni parte de la misma de cualquier forma ni por cualquier procedimiento, electrónico o mecánico, comprendidas la fotocopia y la grabación en micropelícula, sin autorización escrita de la UIT.

**SISTEMAS DE PROTECCIÓN CONTRA ERRORES
INDEPENDIENTES DEL CÓDIGO EMPLEADO**

(Mar del Plata, 1968; modificada en Ginebra, 1972)

1 Consideraciones generales

La presente Recomendación concierne especialmente a los sistemas de protección contra errores constituidos por un órgano intermedio que puede acompañar al equipo de terminación del circuito de datos o al equipo terminal de datos. En las figuras 1/V.41 y 2/V.41 se representan los interfaces adecuados. El sistema no está particularmente previsto para su uso con sistemas de computadores multiacceso. No se excluye el empleo de cualquier otro sistema de protección contra errores que responda mejor a necesidades especiales.

Los módems que se utilicen habrán de comprender canales simultáneos de ida y de retorno. El sistema emplea un modo de transmisión síncrono por el canal de ida y un modo de transmisión asíncrono por el canal de retorno. Las disposiciones de la Recomendación V.5 [1] son aplicables a módems conformes con la Recomendación V.23 [2], a velocidades binarias de 1200 o de 600 bit/s por la red telefónica general con conmutación, considerándose al equipo de protección contra errores como un equipo de transmisión. El margen del receptor síncrono ha de ser de ± 45 % como mínimo.

El sistema utiliza la transmisión de la información por bloques de longitud determinada [240, 480, 960 ó 3840¹⁾ bits]; por ello, es especialmente apropiado para la transmisión de mensajes de mediana y gran longitud. No obstante, para mejorar la eficacia en la transmisión de mensajes más cortos, incluye un procedimiento de arranque rápido.

La protección contra los errores está asegurada por la repetición automática de un bloque a petición del receptor de datos (ARQ). Si el receptor incluye una memoria, los errores detectados se eliminan antes de la salida del sistema (texto "limpio"). El transmisor debe comprender una memoria con una capacidad mínima de dos bloques de datos.

El tren de bits transmitido hacia adelante se divide en bloques, cada uno de los cuales comprende cuatro bits de servicio, bits de información y 16 bits para la detección de errores (o de control), por este orden; los bits de control los genera un codificador cíclico. Así, cada bloque transmitido por la línea contiene 260, 500, 980 o 3860¹⁾ bits.

El sistema de protección contra errores detecta:

- a) todos los bloques con un número impar de errores;
- b) toda ráfaga de errores cuya longitud no exceda de 16 bits, y un gran porcentaje de otras formas de distribución de errores.

En el supuesto de que los errores se distribuyan como se indica en la referencia [3], una prueba simulada con computador demuestra que el coeficiente de mejora de la tasa de errores es del orden de 5×10^4 para bloques de 260 bits.

El empleo de este sistema de bloques de longitud fija está limitado a las líneas en las que el tiempo de propagación en bucle no es superior a los valores indicados en el cuadro 1/V.41. Estos valores incluyen un retardo total de 40 ms en el módem y de 50 ms para la detección de la señal RQ.

¹⁾ Esta longitud de bloques es apropiada para circuitos establecidos mediante satélites geoestacionarios.

Tiempo de propagación en bucle máximo admisible (ms)

Velocidades binarias (bit/s)	200	600	1200	2400	3600	4800
Dimensión de los bloques (bits)						
260	1 210	343	127	18	–	–
500	2 410	743	327	118	49	14
980	4 810	1 543	727	318	182	114
3860	19 210	6 343	3 127	1 518	982	714

2 Procesos de codificación y de verificación

Considerados en conjunto, los bits de servicio y los bits de información corresponden numéricamente a los coeficientes de un polinomio de mensaje cuyos términos van de x^{n-1} (n = número total de bits en un bloque o secuencia) a x^0 , por orden decreciente. Este polinomio se divide en módulo 2 por el polinomio generador $x^{16} + x^{12} + x^5 + 1$. Los bits de control corresponden numéricamente a los coeficientes de los términos que van de x^{15} a x^0 del polinomio que queda como resto de esta división. El bloque completo, compuesto de los bits de servicio y de los bits de información, seguidos de los bits de control, corresponde numéricamente a los coeficientes de un polinomio perfectamente divisible en módulo 2 por el polinomio generador.

En el transmisor, los bits de servicio y de información se someten a un proceso de codificación que equivale a una división por el polinomio generador. El resto que se obtiene se transmite a línea inmediatamente después de los bits de información, por orden decreciente de términos.

Al llegar al receptor, cada bloque se somete a un proceso de decodificación que equivale a una división por el polinomio generador; esta división dará un resto cero si no hay errores. La presencia de un resto significa que hay errores.

Estos procesos pueden realizarse fácilmente con un registro de desplazamiento cíclico de 16 pasos, con puertas de realimentación adecuadas (véanse las figuras I-1/V.41 y I-2/V.41). Antes de comenzar el tratamiento de un bloque, se pone el conjunto del registro en la posición 0. En el receptor, la condición general 0 al final del tratamiento de un bloque indica una recepción exenta de errores.

Empleo de aleatorizadores – Si se utilizan aleatorizadores de sincronización automática (es decir, aleatorizadores que efectivamente dividan el polinomio del mensaje por el polinomio del aleatorizador en el transmisor, y multipliquen el polinomio recibido por el polinomio del aleatorizador del receptor) para lograr el funcionamiento satisfactorio del sistema de detección de errores, el polinomio del aleatorizador y el polinomio generador de la Recomendación V.41 no deben tener ningún factor común. Si esta condición no puede asegurarse, el proceso de aleatorización debe preceder al proceso de codificación para la detección de errores, y el proceso de desaleatorización debe seguir al proceso de decodificación para la detección de errores. No es necesario observar esta precaución si se utilizan aleatorizadores aditivos (es decir, que no sean de sincronización automática).

3 Bits de servicio

3.1 Numeración de los bloques

Los cuatro bits de servicio al principio de cada bloque transmitido en línea indican el orden de sucesión de los bloques y dan una información de control independiente de la información contenida en el mensaje. Una de estas informaciones de control permite controlar el orden de sucesión de los bloques de información durante las repeticiones, garantizando así que no se pierde, se añade o se transpone información alguna. Se emplean cíclicamente tres indicadores A, B, y C del orden de sucesión de los bloques.

Cualquier indicador del orden de sucesión asociado a un bloque de información, se mantiene unido al bloque hasta la recepción correcta de éste. El examen de este indicador es un elemento adicional del proceso de control.

3.2 Atribución de los bits de servicio

La atribución de las 16 combinaciones posibles de los cuatro bits de servicio se indica en los cuadros 2/V.41 y 3/V.41. El cuadro 2/V.41 indica las combinaciones esenciales y, por lo tanto, obligatorias, y el cuadro 3/V.41 las combinaciones facultativas.

CUADRO 2/V.41

Combinaciones esenciales

Grupo	Combinación	Función
a	0011	Indicador de un bloque A
b	1001	Indicador de un bloque B
c	1100	Indicador de un bloque C
d	0101	Prefijo de una secuencia de sincronización

Nota – La cifra que aparece primero es la de la izquierda.

CUADRO 3/V.41

Combinaciones facultativas

Grupo	Combinación	Función
e	0110	Retención de bloque
f	1000	Fin de transmisión (este bloque no contiene datos)
g	0001	Comienzo de mensaje 1 (códigos de cinco unidades)
h	1010	Comienzo de mensaje 2 (códigos de seis unidades)
j	1011	Comienzo de mensaje 3 (códigos de siete unidades)
k	0010	Comienzo de mensaje 4 (códigos de ocho unidades)
l	0100	Fin de mensaje (este bloque no contiene datos)
m	0111	Escape del enlace de datos (bloque de control general)
n	1101	} Para atribuir por acuerdo bilateral
p	1110	
q	1111	
r	0000	

3.3 Funciones de control

La sincronización es la única función esencial de control que deben realizar los bits de servicio.

El bloque facultativo de *escape de enlace de datos* (control general) contiene datos sobre cuyas particularidades los usuarios pueden ponerse de acuerdo.

Las funciones facultativas suplementarias son las indicaciones de *comienzo de mensaje 1* (para los códigos de cinco unidades), *comienzo de mensaje 2* (para los códigos de seis unidades), *comienzo de mensaje 3* (para los códigos de siete unidades), *comienzo de mensaje 4* (para los códigos de ocho unidades), *fin de mensaje* y *fin de transmisión*.

Pueden atribuirse por acuerdo bilateral cuatro combinaciones suplementarias de bits de servicio.

La parte “información” de los bloques que no contienen datos (*retención*, *fin de transmisión* y *fin de mensaje*) no tiene una significación particular pero se deben controlar también esos bloques en el receptor.

Cuando no se utilizan las combinaciones facultativas de los grupos g a k, el primer bloque de datos que sigue el paso del estado ABIERTO al CERRADO del circuito *preparado para transmitir*, lleva automáticamente el prefijo del *indicador de secuencia de un bloque A* (grupo a). Los bloques de datos BCABC, etc. se transmiten luego sucesivamente en este orden, a menos que se inserten uno o más bloques de otros tipos.

Cuando se utilizan las combinaciones facultativas de los grupos g a k, el primer bloque de datos lleva como prefijo uno de los *indicadores de comienzo de mensaje 1, 2, 3 ó 4* (grupos g a k), según el número de bits por carácter que se utilice en la transmisión. Se transmiten luego los bloques de datos ABCAB, etc. Si durante la transmisión se produce una interrupción en un enlace del tipo arrendado, o si la operadora interrumpe la transmisión para pasar al modo conversación, la transmisión se reanuda con el indicador de secuencia siguiente al del último bloque aceptado antes de la interrupción. No es necesario emplear un *indicador de comienzo de mensaje* después de una interrupción de este tipo.

En el caso de conexiones con conmutación, puede ser necesario tomar medidas para asegurarse de que un mensaje interrumpido no va seguido de un nuevo mensaje sin la indicación correspondiente.

4 Método de corrección

El estado binario 1 en el canal de retorno (o canal de supervisión) indica que es necesaria la repetición de información (RQ). Inversamente, el estado binario 0 indica la aceptación de la información transmitida. Las disposiciones que rigen la transmisión y la recepción de estas condiciones se indican a continuación, así como en los § 5 y 6.

4.1 Secuencia de las operaciones en el transmisor de datos

El presente punto trata exclusivamente del funcionamiento normal. Las condiciones de arranque y de resincronización se estudian en los § 5 y 6.

Los datos se transmiten bloque por bloque, pero el contenido de cada bloque transmitido se registra, junto con sus bits de servicio, en el transmisor, hasta que se confirme su recepción correcta. Es necesario que la memoria tenga una capacidad mínima de dos bloques.

Durante la transmisión de un bloque, el estado del canal de retorno (circuito 119) se comprueba durante los 45 a 50 milisegundos que preceden a la transmisión del último bit de control. Si en este periodo se recibe una petición RQ, se anula el bloque invirtiendo este último bit. El transmisor repite entonces la transmisión a partir del bloque anterior, recurriendo a la memoria. Durante la transmisión del bloque que sigue a la detección de la señal RQ, se hace caso omiso del estado del canal de retorno.

4.2 Procedimiento seguido en el receptor de datos

En funcionamiento normal, se mantiene el estado binario 0 en el canal de retorno mientras los bloques se reciben con sus bits de control correctos y con las combinaciones de bits de servicio admisibles. Los datos contenidos en estos bloques se transfieren a la salida del receptor. Como no puede verificarse un bloque en tanto no se haya recibido por completo, si se requiere una salida “limpia” hay que prever una memoria con una capacidad mínima de un bloque.

Si en la recepción un bloque no responde a las condiciones de protección contra errores, se transmite un 1 binario por el canal de retorno y se registra en el receptor la combinación de bits de servicio esperada.

Normalmente, el primer bloque de datos recibido en el ciclo de repetición con bits de control correctos contendrá también una combinación de bits de servicio admisible, y los datos que contiene pueden ser procesados. Sin embargo, puede ocurrir que el primer bloque cuyo control es correcto contenga una combinación anormal de bits de servicio, debida a un error de transmisión por el canal de retorno (lo que provoca la mutilación o la imitación de una señal 0 binario). En ambos casos se descartan los datos del primer bloque. Si el control de este bloque es correcto pero la combinación de bits de servicio indica que se trata del bloque anterior al que se espera, se transmite por el canal de retorno un 0 binario.

Después de comprobar que el bloque siguiente es correcto y que contiene una combinación de bits de servicio admisible, se pueden procesar sus datos y volver al funcionamiento normal. Si la combinación de bits de servicio indica que un bloque es incorrecto, se transmite un 1 binario; además, si la combinación de bits de servicio corresponde al

bloque siguiente al deseado, ello significa que se ha imitado un 0 binario durante todo el periodo de 45 ms especificado en el § 4.1, en cuyo caso debe accionarse una alarma, ya que no se puede salir automáticamente de esta situación, por lo demás poco frecuente.

5 Métodos de arranque

5.1 Métodos aplicables en el transmisor y secuencia de sincronización

En el intervalo entre las indicaciones *petición de transmitir* y *preparado para transmitir*, el módem transmite condiciones de línea en reposo (1 binario). Cuando el módem está preparado para transmitir, las primeras señales de datos que se transmiten son el prefijo de secuencia de sincronización (0101), seguido de señales de relleno para sincronización y de la secuencia de sincronización. El relleno puede ser de cualquier longitud, siempre que comprenda por lo menos 28 transiciones y no incluya la secuencia de sincronización. Esta secuencia de sincronización es 0101000010100101, comenzando por la cifra de la izquierda (véase una posible formación en el apéndice I). Las 28 transiciones están destinadas a la sincronización de los bits. Estas señales de sincronización van seguidas del *bloque A* o de una combinación de *comienzo de mensaje* (grupos g a k del cuadro 3/V.41). Durante toda esta secuencia, desde el comienzo del prefijo de sincronización, el transmisor hace caso omiso de la condición del canal de retorno y se comporta como si en éste estuviera presente un 0 binario. La condición del canal de retorno recupera luego su significación normal (véase el § 4). Si la condición correspondiera a un 1 binario durante la verificación del segundo bloque, deberá completarse éste con el último bit (invertido) e iniciarse de nuevo el procedimiento de arranque a partir del comienzo del prefijo de secuencia de sincronización.

5.2 Métodos aplicables en el receptor de datos

En el terminal de recepción, se transmite un 1 binario por el canal de retorno hasta la detección de la secuencia de sincronización (0101000010100101), momento en que se transmite un 0 binario y se establece la temporización de los bloques. Las únicas combinaciones de bits de servicio admisibles después de la secuencia de sincronización son el indicador de secuencia del bloque A o, en su caso, un indicador de comienzo de mensaje. Si se reciben otras combinaciones de bits de servicio, se devuelve un 1 binario y se inicia de nuevo la búsqueda de la secuencia de sincronización.

6 Procedimiento de resincronización

6.1 Restablecimiento del sincronismo

Si el receptor no consigue identificar, en un plazo razonable, un bloque de información aceptable, debe analizar en forma continua el tren de bits recibidos en busca de la secuencia de sincronización. Una vez hallada ésta, se restablece la temporización de los bloques y se envía el estado 0 binario por el canal de retorno. El procedimiento seguido es idéntico al de arranque, salvo que la combinación esperada de bits de servicio es la que sigue al último indicador de secuencia aceptado.

6.2 Transmisión de la secuencia de sincronización

Si el ciclo de repetición normal se produce varias veces seguidas (por lo general de 4 a 8 veces), se supone que es necesaria la resincronización. Se sustituye entonces el ciclo de repetición normal por un ciclo de tres bloques que comprende un bloque de sincronización y los dos bloques repetidos anteriormente. El bloque de sincronización contiene el prefijo de la secuencia de sincronización, el relleno y la secuencia de sincronización descritos en el § 5.1.

Observación – Un relleno corto debería permitir una resincronización más rápida, sobre todo si se utilizan bloques de gran longitud. Sin embargo, el relleno corto tiene el inconveniente de que puede perderse el sincronismo correcto si el ruido imita o altera el prefijo, o si se altera la secuencia de sincronización. Este inconveniente se salva utilizando rellenos más largos, a fin de que el bloque sincronización tenga la misma longitud que el de datos. Se puede elegir entre una u otra longitud, ya que ambas son compatibles.

6.3 Empleo de bloques de sincronización para retardo en transmisión

Se puede suspender la transmisión de la información insertando un bloque de sincronización. En el caso de rellenos cortos, conviene que el equipo terminal receptor identifique el prefijo de sincronización y pase inmediatamente al modo de búsqueda de la sincronización, pues de lo contrario se perderá la sincronización. Cuando el relleno utilizado produce un bloque de longitud normal, es conveniente pasar al modo de búsqueda sin abandonar la temporización de los bloques, transmitiéndose un 0 binario al final del bloque si se identifica el prefijo y los bits de control se ajustan a la secuencia de sincronización.

Puede suceder que el transmisor de datos transmita un ciclo de resincronización antes que el receptor haya pasado al modo de búsqueda de la sincronización. El método que deberá seguir el receptor es idéntico al que acaba de describirse para el empleo de un bloque de sincronización a fin de suspender la transmisión de información.

7 Interfaces

7.1 Interfaces de los módems

En el caso normal en que los módems no son parte integrante del equipo terminal de datos, sus interfaces son los indicados por los puntos A-A de las figuras 1/V.41 y 2/V.41. Si se utilizan módems síncronos, se incluirán también en estos interfaces los circuitos de temporización para los elementos de señal apropiados.

7.2 Interfaces de los equipos terminales de datos

Si el equipo de protección contra errores (comprendidas las memorias) no es parte integrante del equipo terminal de datos, este equipo se intercala entre el módem y el equipo terminal de datos. Los interfaces del equipo terminal de datos son, en ese caso, los indicados por los puntos B-B y C-C de las figuras 1/V.41 y 2/V.41, respectivamente. Cada uno de estos interfaces lleva incorporado un circuito de temporización para los elementos de señal.

7.2.1 En el equipo terminal transmisor, todos los circuitos de enlace cumplen sus funciones normales, pero el circuito *preparado para transmitir* funciona como sigue, de acuerdo con lo indicado en el último párrafo de la definición dada en la Recomendación V.24.

Circuito preparado para transmitir (véase la figura 1/V.41)

En combinación con el circuito de temporización para los elementos de señal, este circuito informa al equipo terminal de datos del instante en que se piden datos en respuesta al circuito *petición de transmitir*. El circuito *preparado para transmitir* pasa al estado CERRADO cuando se piden datos y al estado ABIERTO cuando no se requieren datos (por regla general, durante la transmisión de los bits de control y de servicio y de cualquier repetición). Este circuito no pasa al estado CERRADO mientras el circuito *petición de transmitir* no pase al estado CERRADO. Todas las transiciones de este circuito coinciden con las transiciones del estado CERRADO al ABIERTO de la temporización para los elementos de señal. En consecuencia, la transición del estado CERRADO al ABIERTO del circuito coincidirá con la transición del estado CERRADO al ABIERTO de la temporización para los elementos de señal durante el 240.º, el 480.º, el 960.º o el 3840.º bit de información de un bloque, según los casos.




FIGURA 1/V.41

Circuitos de enlace – Equipo terminal de transmisión

7.2.2 En el caso del equipo terminal receptor, se introducen dos nuevos circuitos, pero, dado que dos (o más) circuitos de enlace del módem no se utilizan en este interfaz, el total de circuitos no aumenta. En este interfaz no se dispone del circuito 118 – *transmisión de datos por el canal de retorno*.

Debe preverse una función *preparado para recibir* para informar al equipo de protección contra errores del estado del equipo terminal de datos. Esta función puede ser asegurada por el circuito 108, en cuyo caso la conexión por la red telefónica con conmutación se libera cuando este circuito pasa del estado CERRADO al ABIERTO. Otra solución consiste en prever un circuito de control separado para conservar la conexión a la línea durante los breves periodos en los cuales el equipo terminal de datos no está en condiciones de recibir datos. Este nuevo circuito podría ocupar el lugar del circuito 120 y funcionar de la siguiente manera:

Preparado para recibir (véase la figura 2/V.41)

Sentido: del equipo terminal de datos al equipo de protección contra errores

El equipo terminal de datos mantendrá este circuito en estado CERRADO cuando esté dispuesto a recibir datos. Como el equipo de protección contra errores recibe los datos por bloques, el equipo terminal de datos debe poder recibirlos por bloques. En consecuencia, el equipo terminal de datos únicamente hará pasar este circuito al estado CERRADO si puede aceptar un bloque de datos (de 240, 480, 960 ó 3840 elementos), y le hará volver al estado ABIERTO si no puede aceptar otro bloque en los 15 intervalos elementales que sigan al fin del bloque precedente de datos transferido.

Observación – Si el circuito *preparado para recibir* está en estado ABIERTO, al final de este periodo de 15 intervalos elementales se transmitirá una señal RQ.

El segundo de los nuevos circuitos está encargado de responder a la función *preparado para recibir*; por lo tanto, es análogo al circuito 121 – *canal de retorno preparado*. Funciona de la siguiente manera:

Datos recibidos presentes (véase la figura 2/V.41)

Sentido: del equipo de protección contra errores al equipo terminal de datos

En combinación con el circuito de temporización para los elementos de señal, este circuito informa al equipo terminal de datos del instante en que se va a dar salida a los datos en respuesta a la indicación *conecte el aparato de datos a la línea*, dada por el equipo terminal de recepción de datos (y, si existe, del circuito *preparado para recibir*), cuando los datos precedentes del otro extremo se consideran correctos. Este circuito pasa al estado CERRADO cuando están a punto de transferirse los datos y permanece en estado ABIERTO el resto del tiempo. Todas las transiciones de este circuito coinciden con las transiciones del estado CERRADO al ABIERTO de la temporización para los elementos de señal. Por lo tanto, la transición del estado CERRADO al ABIERTO en este circuito coincidirá con la transición del estado CERRADO al ABIERTO de la temporización para los elementos de señal correspondiente al 240.º, 480.º, 960.º ó 3840.º bit de información de un bloque, según los casos.




FIGURA 2/V.41

Circuitos de enlace – Equipo terminal de recepción

7.2.3 Pueden preverse otros circuitos de enlace en el interfaz del equipo terminal de datos mediante acuerdos bilaterales entre los usuarios. Los circuitos adicionales pueden servir para introducir funciones de control por bits de servicio distintas de las funciones fundamentalmente previstas. Estos circuitos no deben perturbar el funcionamiento de los circuitos recomendados.

8 Utilización de funciones de control

El *escape del enlace de datos* figura entre las combinaciones facultativas del cuadro 3/V.41, y su uso debe ser objeto de acuerdo entre los usuarios. Por ejemplo, puede servir para indicar a la estación receptora que la estación transmisora desea hablar por esa conexión. En este caso, el equipo receptor hará funcionar un timbre u otro dispositivo de llamada similar y transferirá la línea, del módem a un teléfono. Otra solución consiste en ordenar la impresión de un breve mensaje de teletypewriter destinado al operador.

Se considera que la función *fin de transmisión* da al receptor una indicación precisa de que ha terminado la transmisión y de que puede liberarse la conexión. Según otra solución, el equipo terminal de datos interpreta los datos recibidos para saber en qué momento puede liberar la conexión.

Los indicadores facultativos de comienzo de mensaje y el indicador de fin de mensaje pueden utilizarse para el encaminamiento de los mensajes hacia diferentes destinos o hacia un equipo terminal del extremo receptor, eventualmente con selección del equipo apropiado al código que se emplee.

No hay necesidad de recurrir al bloque de retención en el transmisor, ya que las secuencias de sincronización pueden emplearse como complementación entre los bloques de información si el equipo terminal de datos no dispone de momento de datos preparados para su transmisión, pero de ser preciso puede utilizarse con este fin.

APÉNDICE I

(a la Recomendación V.41)


Codificación y decodificación en los sistemas de códigos cíclicos

I.1 Codificación

La figura I.1/V.41 representa un dispositivo de codificación con registro de desplazamiento. En la codificación, los pasos de memoria están puestos a cero, las puertas A y B están activadas, la puerta C está bloqueada y los k bits de servicio e información se cuentan y se introducen. Aparecerán al mismo tiempo a la salida.

Una vez introducidos los bits, se bloquean las puertas A y B y se activa la puerta C, procediendo el registro a 16 nuevos cálculos. Durante este cálculo, aparecen sucesivamente en la salida los bits de control apropiados.

La composición de la secuencia de sincronización puede hacerse con $k = 4$, siendo los cuatro bits 0101. Se suspende el cómputo mientras dura el relleno de sincronización.



CCITT-43721


FIGURA I-1/V.41

Dispositivo de codificación

I.2 Decodificación

La figura I-2/V.41 representa un dispositivo de decodificación con registro de desplazamiento. Para la decodificación, se activan las puertas A, B y E, se bloquea la puerta D y se ponen a cero los pasos de la memoria.

Los k bits de información o de prefijo se cuentan entonces y se introducen, y se bloquea la puerta B después de k cálculos. A continuación, se cuentan e introducen los 16 bits de control y se examina el contenido de los pasos de la memoria. Este contenido será cero si el bloque no contiene errores. Un contenido distinto de cero indica que el bloque es erróneo.



CCITT-43731

FIGURA I-2/V.41

Dispositivo de decodificación

I.3 *Sincronización en el receptor*

En el caso de una sincronización por bloque, se activa la puerta D (figura I-2/V.41), se bloquean las puertas A, B y E y se examina el registro durante varios intervalos de bit consecutivos para ver si contiene la secuencia de 16 bits requerida. Una vez identificada esta secuencia, el registro y el contador se ponen a cero y se prosigue normalmente la decodificación.

Referencias

- [1] *Measurements on switched and leased telephone lines transmitting data at speeds of 250, 800 and 1000 bauds*, Libro Azul, Tomo VIII, suplemento N.º 22 (edición en francés y en inglés), UIT, Ginebra, 1964.