Rec. UIT-T G.706 - PROCEDIMIENTOS DE ALINEACIÓN DE TRAMA Y DE VERIFICACIÓN POR REDUNDANCIA CÍCLICA (VRC) RELATIVOS A LAS EST
1 Generalidades
2 Procedimientos de alineación de trama y VRC en el interfaz a 1544 kbit/s
    2.1 Pérdida y recuperación de la alineación de trama
        2.1.1 Pérdida de la alineación de trama
        2.1.2 Recuperación de la alineación de trama
    2.2 Supervisión de lós bits VRC
        2.2.1 Procedimiento de supervisión
        2.2.2 Monitorización para prevenir una falsa alineación de trama
        2.2.3 Monitorización de la característica de error mediante la VRC-6 (véase el § A.1.2)
3 Procedimientos de alineación de trama y de VRC en el interfaz a 6312 kbit/s
    3.1 Pérdida y recuperación de la alineación de trama
        3.1.1 Pérdida de la alineación de trama
        3.1.2 Recuperación de la alineación de trama
    3.2 Monitorización de los bits VRC
        3.2.1 Procedimiento de monitorización
        3.2.2 Monitorización para prevenir una falsa alineación de trama (véase el § A.1.1)
        3.2.3 Monitorización de la característica de error mediante VRC-5 (véase el § A.1.2)
4 Procedimientos de alineación de trama y de VRC en el interfaz a 2048 kbit/s
    4.1 Pérdida y recuperación de la alineación de trama
        4.1.1 Pérdida de la alineación de trama
        4.1.2 Estrategia para la recuperación de la alineación de trama
    4.2 Alineación de multitrama VRC mediante el uso de la información del bit 1 de la trama básica
    4.3 Monitorización de los bits VRC
        4.3.1 Procedimiento de monitorización
        4.3.2 Monitorización para detectar una falsa alineación de trama (véase el § A.1.1)
        4.3.3 Monitorización de la característica de error mediante VRC-4 (véase el § A.1.2)
5 Procedimientos de alineación de trama y VRC en el interfaz a 8448 kbit/s
ANEXO A … Información de base sobre el uso de los procedimientos de verificación por redundancia cíclica (VRC)
    A.1 Razones para la utilización de la VRC
        A.1.1 Protección contra una falsa alineación de trama
        A.1.2 Monitorización de los errores en los bits
    A.2 Limitaciones de los procedimientos VRC
        A.2.1 Probabilidades de errores de bit no detectados
        A.2.2 Limitaciones de aplicación a la medida de la tasa de error en los bits
Referencia