1 Alcance
2
Referencias
3
Definiciones
4
Capa física
4.1 Circuitos de interfaz serie necesarios
4.2 Circuitos representados
5
Consideraciones sobre puerto serie
5.1 Velocidad de puerto serie
5.2 Velocidad de puerto serie cuando se utiliza en el estado
instrucción
5.3 Interacciones de control de flujo
5.4 Errores en el tren de datos
6
Procedimientos de control en banda
6.1 Transparencia de modo básico
6.2 Ejecución de instrucción en banda
6.3 Trenes de datos DTE a DCE
6.4 Trenes de datos DCE a DTE
7
Definiciones de instrucción en banda de 7 bits
7.1 Informe de
situación V.24
7.2 Instrucciones en banda enviadas por el DTE al DCE
7.3 Instrucciones en banda enviadas por el DCE al DTE
7.4 Instrucciones en banda ampliadas enviadas por el DTE al DCE
7.5 Instrucciones en banda ampliadas enviadas por el DCE al DTE
7.6 Control de servicio en banda
7.7 Control de servicio global
7.8 Control de estado individual
7.9 Sintaxis de formatado V.25 ter para el control de control en banda, +IBC
7.10 Control del informe MARCA en reposo en banda, +IBM
8
Instrucciones de 8 bits: Modos de datos síncronos
8.1 Habilitación de modos síncronos
8.2 Configuración en modo de acceso síncrono
8.3 Indicación de modo síncrono
8.4 Umbrales de control de flujo de transmisión
8.5 Instrucciones e indicaciones en banda en modo acceso síncrono
8.6 Funcionamiento en modo síncrono
8.7 Funcionamiento en modo túnel de trama
8.8 Funcionamiento en modo acceso síncrono
Apéndice I – Configuración de la interfaz DTE‑DCE de
transmisión en modo de acceso síncrono para aplicaciones multimedia
I.1 Mínima velocidad de señalización de datos DTE-DCE
I.2 Umbrales de control de flujo e informe sobre el contenido de
la memoria tampón