1 Alcance
2
Introducción
3
Definiciones
4
Descripción general de la interfaz paralelo digital
4.1 Descripción lógica
4.2 Reloj maestro y reiniciación maestra
4.3 Temporización, intervalos de tiempo y capacidad
4.4 Procedimiento de reiniciación
5
Implementación del soporte físico
5.1 Tipo de conectores, asignación de patillas y cableado
5.2 Excitadores de línea y terminación del receptor
5.3 Multiplexor distribuido
5.4 Retardos de señal dentro de los dispositivos
Anexo A – Implementación de la DPI utilizando circuitos integrados lógicos TTL
Anexo B – Formatos de datos
B.1 Señales de tiempo
B.2 Tren de bits codificado
Anexo C – Reglas para la implementación de códecs
Anexo D – Ejemplo de configuraciones de prueba para laboratorios centrales (de
acogida)
Apéndice I – Interfaz paralela de prueba de códecs vocales a 8 kbit/s del UIT-T
I.1 Especialización de la interfaz
I.2 Formatos de datos
Referencias